在分析CMOS逻辑门电路时，可以把NMOS管与PMOS管的状态当作开关来处理，如下图所示：对于NMOS晶体管，当栅极g（输入）为逻辑低电平"0"时，则源极s与漏极d是截止的，相当于开关是断开的，而当栅极g（输入）为逻辑高电平"1"时，则源极s与漏极d是导通的，相当于开关是闭合的。而PMOS管与NMOS管的开关行为恰好相反。
Author: Jackie Long
近段时间，中兴事件在网上引发了一片热议，甚至是恐慌，比如"这次被山姆大叔卡住的芯，多久也要搞出来"、"如果关键芯片被卡住，后果如何"等等，其实对于我们这些实实在在做技术的工程师而言，打好集成电路设计的基础知识，才能有机会为明天"中国芯"的崛起而贡献自己的绵薄之力。
集成芯片设计有数字与模拟之分，本文探讨一下CMOS数字集成芯片设计的一些基础知识，希望对有志进入该行业的读者起到一定的普及作用，读者若能从中得到一点点的启发，也算为"中国芯"的崛起做了一点点的事吧。
我们从《逻辑门》系列文章一开始就探讨了CMOS集成电路设计中的一些问题，当时是使用逻辑"与"、逻辑"或"及逻辑"非"三种最基本的逻辑门电路进行相应的分析，本节中我们把其它CMOS逻辑门电路做简单的描述。
在分析CMOS逻辑门电路时，可以把NMOS管与PMOS管的状态当作开关来处理，如下图所示：
对于NMOS晶体管，当栅极g（输入）为逻辑低电平"0"时，则源极s与漏极d是截止的，相当于开关是断开的，而当栅极g（输入）为逻辑高电平"1"时，则源极s与漏极d是导通的，相当于开关是闭合的。
而PMOS管与NMOS管的开关行为恰好相反。需要注意的是：NMOS管擅长传输低电平（强"0"），而PMOS管擅长传输高电平（强"1"），因此，NMOS管通常用来做低电平（GND）下拉，而PMOS管通常用来做高电平（VDD）上拉
下面以逻辑"非"门来简单分析一下，如下图所示：
当输入A为逻辑低电平"0"时，则输出Y为逻辑高电平"1"，此时电路等效如下图所示：
当输入A为逻辑高电平"1"时，则输出Y为逻辑低电平"0"，此时电路等效如下图所示：
后续逻辑门电路读者可自行分析，不再给出开关等效示意图。
2输入逻辑"与非"门电路如下图所示：
更多输入数目的逻辑"与非"门电路可如法炮制进行扩展，3输入逻辑"与非"门电路如下图所示：
无论逻辑电路的具体形式是怎么样的，NMOS管与PMOS管都是一一对应且互相配合使用，因此也称为互补CMOS门。
2输入逻辑"或非"门电路如下图所示：
更多数目的输入逻辑"或非"门电路也可进行相应地扩展，3输入逻辑"或非"门电路如下图所示：
无论逻辑电路是"与非"、"或非"还是其它形式，电源VDD上拉PMOS管是串联形式，则对应的GND下拉NMOS管为并联形式，而相反亦然，这就是"互补导通"原则。
好复杂的样子，这个逻辑电路使用了14个MOS管，我们也可以不进行与非的转化，用下图所示电路来实现：
对于GND下拉NMOS管，表达式AB或CD相当于将它们等效的开关串联起来，两者的或逻辑（AB CD）相当于再将AB与CD并联起来；
对于VDD上拉PMOS管而言，它们则是相反的，即表达式AB或CD相当于将它们等效的开关并联起来，两者的或逻辑（AB CD）相当于再将AB与CD串联起来；
三态门电路如下图所示：
当输入EN为高电平时，与输出Y连接的NMOS与PMOS相当于是断开的，输出呈现高阻状态；当输入EN为低电平时，与输出Y连接的NMOS与PMOS是闭合的，这时整个电路就相当于是一个逻辑非门（反相器）。
用三态门可以组成多路器（MUX），如下图所示：
输入数目更多的多路开关可由多个2输入开关电路组合起来。
